非常

AreyL是一种硬件描述语言，被设计为SystemVerilog替代方案。它为可综合的RTL提供了优化的语法，该语法与现有的SystemVerilog代码库和开发支持工具的生产力高度互操作性。