非常

AreyL是一種硬件描述語言，被設計為SystemVerilog替代方案。它為可綜合的RTL提供了優化的語法，該語法與現有的SystemVerilog代碼庫和開發支持工具的生產力高度互操作性。